厚薄膜电路军标线

厚膜混合集成电路设计

厚膜电路版图常用设计规则 1布图前的准备 (1)仔细了解电路特点和主要技术条件,并按相关规范整理出原理图。 (2)明确所用元器件型号、尺寸、性能参数。2布图 (1)布线    布线时,导电带应与基片边缘相互平行或45°斜线,使图形显得整齐、规则    和便于制网和印刷。 (2)设计图形尺寸的选择:    为了保证因基片“负”公差而使导体图形超出基片边缘的情况发生,设计面积    应按基片“负”公差尺寸进行设计。 (3)留边量大小的确定。    根据印刷工艺要求和基片垂直度及尺寸公差,除按上述“负”公差设计外,    还应留至少0.2毫米(8 mil)的余量。(4)导电带线宽和间距的选择:   对于96%氧化铝陶瓷基片,若印刷金导电带,线宽和间距一般为0.3毫米   (12 mil)。若印刷钯银导电带,线宽和间距一般为0.4毫米(16 mil)。(5)焊区面积的选择:   可参照EDA系统的数据库所提供的标准尺寸。(6)多层布线设计   多层布线时,为了防止上下层导体短路,介质印刷两次,第二层缩小至少   0.1毫米(4 mil),如下图所示: (7)两种导体互搭时,搭接区的选择   当一个基片上,需要两种导体互搭时(如图1),为了保证搭接的可靠性,   考虑到印刷时位置偏差,规定至少搭接区域应≥0.4毫米(16 mil)。                      8)电阻端头设计原则      印刷电阻器一般尽可能布置得远离基片边缘,并且大功率电阻应当      均匀分布在基片上,电阻的取向应当与基片边缘平行(X或Y方向)。      电阻与电极的搭接,其搭接长度一般应等于0.3毫米(或12mil),并      留有比电阻宽出0.2毫米(或8 mil)的余量(如图2)。                    (9)集成芯片衬垫的设计   集成芯片衬垫,每边的尺寸应比芯片尺寸大0.2毫米(8mil),这样易于装配。   为了节省金及粘结芯片的牢固性,可以将衬垫设计成网状结构(如图3):                                    (10)芯片和基片上焊点之间的距离最好为1.5毫米(或60 mil),但最大不超过    3毫米(或120 mil)。(11)带孔基片上有关孔的设计:    有时一种电路需两面印刷导体,正、反两面导体需互连,这时孔的几何尺寸    应≥1/2基片厚度(如图4) 否则,导体浆料容易堵塞。 (12)金丝球焊导体面积的选择:    一般应选择≥0.4mm×0.4mm.( 或16 mil×16 mil)。3 电阻设计(1)阻值范围和方阻:   阻值范围:1Ω/--□--1MΩ/□ ,低于1Ω/□的电阻,可以用钯-银浆料作低   阻材料,其方阻为0.015Ω/□。为了设计规范化,采用1系列的方阻,即:   1Ω/□,100Ω/□,1KΩ/□,10KΩ/□,100KΩ/□,1MΩ/□等7种浆料,   供设计使用。(2)设计值即靶值的选择:   一般选择80%的标称值。(3)对于各种几何图形的电阻,靶值选择原则:   就钯—银端头而论:   长∶宽≤1/3的电阻            目标值为70~75%标称值   长∶宽=0.8~1.2的电阻        目标值为80~90%标称值   长∶宽=1.3~2.5的电阻        目标值为80%标称值   长∶宽=2.8~3.5或更大的电阻 目标值为70~75%标称值   对于金端头,相应减少5%,也就是说,金端头的阻值比钯—银阻值高5%左右。(4)功率电阻的设计    对于1/8W以上的功率电阻,结构形式如图5:
  对于96%陶瓷基片,按100mw/mm2计算电阻面积。功率电阻的调阻要求:调阻后,留下电阻的最窄处应≥1/2电阻宽度,即d≥1/2D。  (5)电阻的最小几何尺寸:0.8×0.8 (mm)2(或32 mil×32mil)(6)电阻印刷次数的规定:   一般情况下,同一版图中印刷电阻浆料的种类不得多于3种。(7)电阻设计的一些其它规定   尽量不将几个电阻设计成闭合回路,因为闭合回路不便于进行调阻。在遇到这   种情况时,应将导体断开。装配时通过外短接线或元器件端头再连接上。特殊   情况下可使用环路调阻,但在图上要注明。(8)电阻不能设计在引出脚的焊区上,这样,给插引线和焊接带来困难,如 图10所示: (9)不能在介质上印刷电阻:如果这样,调阻时会损伤介质。(10)紧靠介质边缘附近电阻的设计:由于介质层比较厚,致使印刷时电阻也较厚,使用同一方阻的几个电阻中靠近介质层的电阻值较低,为了保证印刷时阻值的命中率,该电阻的目标值与标称值的比应提高5~20%进行设计。(一般当电阻与介质之间距离≤1.0mm(40mil)时采用本项规定)如图11所示:  4介质层的印刷 介质层印刷时,上层介质的每边应比下层介质少0.1mm(4mil)。 如下图所示:   5 保护釉设计(1)保护釉尺寸大小的选择   保护釉图形的窗口应比焊区尺寸大于或等于0.1mm(4mil)。(2)禁止将保护釉作为绝缘介质使用。   6 光绘胶片的设计 在版图实际轮廓四周≥5mm(200mil)处绘出边框、标志符号和有关数据。7 关于图形定位角的规定 图纸应有明显的定位角,用符号“+”表示,默认为图纸的左下角(背面为右下角)。8 两面印刷时定位角的规定 为了保证基片两面印刷时采用同一定位角,图形应如图13所示:  图形一律采用左右翻的方法。9 在图纸上应注明的问题导体图中,应注明采用何种导体材料(如不注明,一律视为常用导体材料)、图纸名称。b、图中应提出引脚的型号及长度等技术要求。c、图纸上应有阻值明细表,在备注栏里,应将功率电阻的功率加以说明(>1/4W的电阻为功率电阻)。d﹑图中各层一般采用不同的颜色表示。e﹑层间的对位标记以0.4mm×0.4mm(16mil×16mil)小方块为标记,一般取对角线上的两点为宜。  公英制单位换算关系 2.54mm=100mil0.254mm=10mil0.0254mm=1mil 注:一般画厚膜版图选用英制单位

上一篇:没有了!

下一篇:厚膜混合集成电路制造

友情连接:百度 | 淘宝 |
版权所有 Copyright © 石家庄市厚膜集成电路厂 技术支持:缘择网络

在线客服

技术支持
点击这里给我发消息
产品咨询
点击这里给我发消息